PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173120

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

H01L 21/20 H01L 21/324

H01L 27/12

(21)Application number: 01-311390

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.11.1989

(72)Inventor: SHIOZAWA JUNICHI


YAMABE KIKUO

(54) MANUFACTURE OF SEMICONDUCTOR SINGLE-CRYSTAL LAYER

(57)Abstract:

PURPOSE: To obtain a single-crystal layer of a large area and to enhance an insulation characteristic of an insulating film by a method wherein a first semiconductor thin film is formed on the insulating film formed on a semiconductor substrate, one part of them is opened to form a substrate seed part, a spontaneous oxide film is removed, a second semiconductor thin film is formed and the film is heat—treated and crystallized.

CONSTITUTION: An SiO2 film (an insulating film) 12 is first formed on a silicon single-crystal substrate 11; a first amorphous silicon film 13 is formed on it. Then, the first amorphous silicon film 13 and the insulating film 12 are etched selectively to form a substrate seed part 14; a spontaneous oxide film 15 is removed; after that, a second amorphoues silicon film 16 is formed on the first amorphous silicon film 13 and the substrate seed part 14. Then, an annealing treatment is executed to transform the amorphous silicon films 13, 16 into a single-crystal silicon layer 17. The silicon single-crystal layer 17 is formed by a growth operation in a transverse direction from the substrate seed part 14; the single-crystal layer of a large area is realized on the insulating film 12; no uneven part by damage exists on the surface of the insulating film 12; as a result, an insulation characteristic of the insulating film 12 is enhanced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑪特許出願公開

® 公開特許公報(A) 平3-173120

®Int. Cl. ^{·5}

識別記号

庁内整理番号

❸公開 平成3年(1991)7月26日

H 01 L 21/20 21/324 27/12

7739-5F

7514-5F

審査請求 未請求 請求項の数 3 (全7頁)

60発明の名称

半導体単結晶層の製造方法

②特 願 平1-311390

20出 願 平1(1989)11月30日

饱発 明 者 塩 澤

順 一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑩発 明 者 山 部 紀 久 夫

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

切出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 并理士 鈴江 武彦 外3名

89 AR 48

1、発明の名称

半導体単結晶層の製造方法

- 2. 特許請求の範囲
- (2) 前記第1及び第2の半導体薄膜を結晶化する 工程は、前記基板シード部からの固相成長であ ることを特徴とする請求項1記載の半導体単結 品層の製造方法。
- (3) 前記第1及び第2の半導体薄膜を形成するそ

れぞれの工程として、多結晶シリコン膜を形成した後、この多結晶シリコン膜にイオン注入して非晶質シリコン膜を形成することを特徴とする請求項1又は2記載の半導体単結晶層の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、絶縁襲上に半導体単結品層を形成 する半導体単結晶層の製造方法に係わり、特に 基板シード部からの横方向の結晶成長を利用し た半導体単結晶層の製造方法に関する。

(従来の技術)

従来、集積度の向上、デバイス動作の高速化を目的として、3次元1Cの開発が進められているが、この3次元1Cの実現には絶録膜上に半導体単結晶層を形成する技術が必須である。シリコンデバイスでは、SOI(Silicon On Insulater)技術として、電子ビームやレーザビーム等による溶融で結晶化法、関相エピタキ

シャル成長法等が積極的に関発されてきた。その中で、闘相エピタキシャル成長法は低温で単 枯晶圏を形成可能なため有望な技術である。

また、従来より多結晶半導体層を用いてきた デバイスにおいて、多結晶半導体層を単結晶化 することにより強子僧朝性が向上することがあ る。例えば、フローティングタイプのEPROH では、フローティングゲートとして多結晶シリ コン層を用い、フローティングゲート上の絶録 膜として多粘晶シリコンの酸化膜を用いている。 この多結晶シリコン上の酸化酸は通常、多結晶 シリコンを熱酸化することにより形成している。 しかし、酸化温度を低温化すると、多結晶シリ コン表面に突起等の凹凸が生じるため、絶縁待 性が劣化する問題がある。この問題を回避する ためにフローティングゲートにシリコン単結晶 層を用いることが考えられる。フローティング ゲートを単粒晶層にすることにより、フローテ ィングゲート上の絶録膜の絶録特性は飛躍的に 向上する。このようなデバイスでも、シリコン

また、EPROMのフローティングゲートを 間相エピタキシャル成長法でシリコン単結品層 に形成する場合は、絶縁膜の損傷は絶縁膜の絶 緑特性を劣化させ、デバイス機能の信頼性を変 しく劣化させる要因となる。

(発明が解決しようとする課題)

このように従来、固相エピタキシャル成長法 で絶縁腹上に半導体単結晶層を形成する場合、 申結品層を形成する方法として間相エピタキシャル成長法が有効である。

第4図は、固相エピタキシャル成長法を用い た従来のシリコン単結品層製造工程を示す断面 図である。まず、第4図(a) に示す如く、シリ コン法板1上に絶録膜2を形成し、絶録膜2の 一郎を染去して基板シード部3を形成する。こ のとき、甚板シード部3には自然酸化職4が形 成される。次いで、水素(H2)雰囲気中. 1000℃の高温で熱処理することにより、第4図 (b) に示す如く基板シード部3上の自然酸化膜 4 を除去する。続いて、絶縁膜2及び基板シー ド部3上に非晶質シリコン膜5を形成する。次 いで、第4図(c) に示す如く、 550~650 ℃の 低温でアニールすることにより、シリコン単結 品暦?を固相エピタキシャル成長させる。この とき、自然酸化胰4は非晶質シリコン膜5に侵 入して消えてしまうか或いは極めて薄くなる。

しかしながら、この種の方法にあっては次の ような問題があった。即ち、基板シード部 3 上

成長前に基板シード部上の自然酸化膜を除去する必要があるが、この自然酸化膜除去工程により下地の絶縁膜表面に凹凸が形成され、これが 核となるために、単結品層が横方向に成長しない凹脚や、絶縁膜の絶縁特性を劣化させる間類 があった。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、基版シード部から絶縁胰上に単結晶層を横方向に成長させることができ、大面積の単結晶層を得ると共に絶縁勝の絶縁特性の向上をはかり得る半導体単結晶層の製造方法を提供することにある。

「甄明の構成】

(課題を解決するための手段)

本発明の骨子は、シード閉口のエッチングに より下地絶縁腰に凹凸が形成されるのを防止す るため、シード期口前に絶縁膜上に半導体圏を 形成しておくことにある。

即ち本発明は、 基板シード部からの結晶成長 を利用して絶縁膜上に半導体単結品層を形成す

(作用)

本発明によれば、絶縁機を形成したのしまれば、絶縁を形成したのした。 絶縁を形成 では 1 の半導体 神膜を形成 を 1 の 1 の 1 の 2 の 2 の 2 の 3 の 3 を 3 を 3 を 4 の 4 の 4 の 5 を 5 を 5 を 5 を 6 を 7 の 6 を 7 の 8 を 7 の

る。

次いで、上記は料を非化水素がスに晒するとは、 という自然酸15を除出したのの 5 寒 1 の 2 の 4 品質 2 の 8 品質

次いで、窒素雰囲気中、 550~650 ℃の温度でアニール処理を行い、第1図(d) に示す如く 非品質シリコン膜13、16を単結品シリコン 贈17に変える。この結品化は、基板シード部 14からの間相エピタキシャル成長である。

このようにすることにより、従来では茲板シード部から10μmまでしかシリコン唯結品にで

が劣化することもない。

(実施例)

以下、本発明の詳細を図示の実施例によって 説明する。

第1 図は本発明の第1の実施例方法に係わる
半導体結晶層の製造工程を示す断面図である。
まず、第1図(a)に示す如く、シリコン単結晶
悲板11の上に熱酸化によるSiO₂膜(絶録
)12を200人厚さに形成し、その上に第1
の非晶質シリコン膜13を500人の厚さに形成
する。この非晶質シリコン膜13は、LPー
CVD法にて、シラン(SiH。)又はジシラン(Si₂H。)を500~550 ℃の温度で熱分解することにより形成する。

次いで、第1図(b)に示す如く、第1の非品質シリコン膜13及び絶縁膜12を選択エッチングすることにより、基板シード部14を設ける。このとき、値かな酸素で或いは何等かの原因によりシリコン膜13の表面及び基板シード部14の表面には、自然酸化膜15が形成され

かくして本実施例方法によれば、 括版シード 部14を设ける前に絶縁限12上に第1の非晶質シリコン膜13を形成しているので、 基板シード部14上の自然酸化膜15を除去する際にエッチング工程で、 絶縁膜12の表面に凹凸が生じる等の不都合を未然に防止することができる。このため、 基板シード部14からの協方向成長によりシリコン単結品脳17を形成するこ

とができ、絶縁脱12上に大面積の単結品層を 実現することができる。また、絶縁膜12の表面に損傷による凹凸がないことから、絶縁膜 12の絶縁特性の向上をはかることができる。

第2図は本発明の第2の実施例方法を説明するための工程断面図である。なお、第1図と問一部分には同一符号を付して、その群しい説明は省略する。

この実施例方法が先に説明した第1の実施例方法が先に説明した第1の実施例方法と異なる点は、非品質シリコン膜の形成工程にある。即ち本実施例では、まず、第2図(a)に示す如く、シリコン単結品基板11上に熟 化によるSiO。膜(絶録膜)12及び第1の多結品シリコン膜23を形成する。ここで、第1の多結品シリコン膜23を形成する。ことで、第1の多結品シリコン膜23を形成する。ことにより行った。

次いで、第2図(b) に示す如く、先の第1の 実施例方法と同様に多結晶シリコン膜23及び 絶縁膜12の選択エッチングを行って基板シー

第3図は本発明の第3の実施例方法を説明するための工程断面図であり、本発明をBPROKの製造に適用した例を示している。

次いで、第3図(c) に示す如く、第1の非品質シリコン膜34の上及び基板シード部36内に、第2の非品質シリコン膜38をLPCVE 法にてシラン又はジシランの熱分解で形成する。 ド部14を設ける。このとき、第1の多結品シリコン腹23の表面及び基板シード部14の上には前述したように自然酸化酸15が形成される。その後、自然酸化腹15を除去した後、第2回(c) に示す如く、LPCVD法にて第2の多結品シリコン腹26を形成する。

このような工程であっても、絶縁膜 1 2 の 表面に凹凸が生じるのを防止することができ、先の実施例方法と同様の効果が得られる。

続いて、窒素又はアルゴンガス穿出気中、 500~550 での低温でアニール処理することに高質シリコン 膜3 4 、 3 8 を関相エピタキシャルル 成以 は3 9 によりシリコン 単結晶層 3 9 に変える。 そそで、シリコン 単結晶層 3 9 にない ひょう で、 シリコン 単結晶層 3 9 は なっ ティングゲート として 川いる。 また、 返板 マード 部 3 6 上のシリコン 単結晶層 3 9 は 除去する。

n " 塑拡散層43を形成し、図に示すEPRON セルを完成する。

なお、フローティングゲート 3 9 へのドービングを固相成長させる以前に行うこともできる。 焼、又は砒素を添加した多結晶シリコン層の固 相成長速度は早いため、むしろ燐又は砒素を非 品質シリコン中に添加した後に固相成長させた 場合の方が大面部に渡り基板シード部付近から 離れた領域までエピタキシャル成長させること ができる。

かくして本実施例方法によれば、フローティングゲート39の下の熱酸化膜(ゲート酸化膜)33の絶縁耐圧を劣化させることはなく、フローティングゲート39をシリコン単結品層にすることが可能となり、フローティングゲート39上の熱酸化膜(シリコン酸化膜)41の絶縁耐圧を向上させることができる。

また、基板シード部36の面積を広くすることは集積度を向上させる流れに反する。 従って、 基板シード部36の面積割合をできるだけ少な

を用いることも可能である。その他、本発明の 要旨を逸脱しない範囲で、種々変形して実施す ることができる。

[発明の効果]

以上詳述したように本発明によれば、シード間口前に絶縁機上に半導体層を形成しておったといいます。従って、常に基板シード部から単結晶層を横方向に成長させるとかいま、大面殺の単結晶層を得ると共に絶縁機の絶縁特性の向上をはかることが可能となる。

4. 図面の簡単な説明

第1図は本角明の第1の実施例方法に係わる 半球体単結品版の製造工程を示す版面図、第2 図は木発明の第2の実施例方法を説明するため の工程断面図、第3図は本発明の第3の実施例 方法を説明するための工程断面図、第4図は従 ' 来方法を説明するための工程断面図である。

- 11…シリコン単結晶基板、
- 12…無酸化5 i O z 膜(絶鞣膜)、

なお、本発明は上述した各実施例に保定を称るものではない。実施例では、自然酸化膜を除去する工程として弗化水素(HF)がスを用いたが、この代わりに弗化窒素(NF」)、で現代を用いた強い、この代わりに非化窒素(MF」)、ではない、ないではなく、ゲルマニウム、GaAs、その他の半導体を用いることが可能である。は固相エートを指数シード部からの結晶成長法としてくるというではなく、ピクキシャル成長法に限るものではなく、ピクキシャル成長法に限るものではなく、ピクキシャル成長法に限るものではなく、セームやレーザビームを用いた溶散再結晶化法

- 13…第1の非品質シリコン膜、
- 14…益板シード解、
- 15…自然酸化胰、
- 16… 第2の非晶質シリコン膜、
- 17…単結晶シリコン層、
- 23…第1の多結晶シリコン膜、
- 26…第2の多結晶シリコン膜。

出願人代理人 弁理士 羚 江 武 彦

